MANUFACTU	RE OF SEMICONDUCTOR DEVICE
Patent Number: Publication date: Inventor(s): Applicant(s): Requested Patent: Application Number: Priority Number(s): IPC Classification: EC Classification: Equivalents:	JP5275619 1993-10-22 HOZUMI HIROKI SONY CORP  JP5275619  JP19920098802 19920324  H01L27/04
	Abstract
PURPOSE:To prevent a polysilicon layer from oxidation by a method wherein, after impurities have been ion-implanted into the polysilicon layer in the state that it is masked by a nitride film, the impurities are activated by annealing.  CONSTITUTION:An SiO insulating film 2, which becomes the base layer of a thin film polysilicon resistor, is formed on the surface of a semiconductor substrate 1, and a polysilicon layer 3, which becomes the thin film polysilicon resistor, is formed by CVD. Then, a resist film 5 is formed on the polysilicon layer 3, and after a patterning operation has been conducted by etching using the film 5 as a mask, the resist film 5 is removed, and then a nitride film 8 is formed. After the impurities such as boron and the like have been ion- implanted into the polysilicon layer 3 through a nitride film 8, the resist film is removed, and after an SiO2 interlayer insulating film 6 has been formed, the impurities in the polysilicon layer 3 are activated by annealing in an Ni2 atmosphere.	
Data supplied from the esp@cenet database - I2	

# (19) 日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

# 特開平5-275619

(43)公開日 平成5年(1993)10月22日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

P 8427-4M

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号

特顏平4-98802

(22)出願日

平成4年(1992) 3月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 保積 宏紀

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 尾川 秀昭


## (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【目的】 薄膜ポリシリコン抵抗を有する半導体装置の 製法において、アニール時にポリシリコン層が酸化され て薄膜ポリシリコン抵抗の抵抗値が変動することを防止 する。

【構成】 ポリシリコン層 3 上をナイトライド膜 8 でマ スクした状態で該ポリシリコン層3に該ナイトライド膜 8越しに不純物をイオン打込みをし、その後、この不純 物の活性化のためのアニールをする。

## 第1の実施例を工程順に示す断面図



#### 【特許請求の範囲】

下地となる絶縁膜上に形成された薄膜ボ 【請求項1】 リシリコン抵抗となるポリシリコン層上をナイトライド 膜でマスクした状態で該ポリシリコン層に該ナイトライ ド膜越しに不純物をイオン打込みし、

その後、上記不純物の活性化のためのアニールをするこ とを特徴とする半導体装置の製造方法

【請求項2】 下地となる絶縁膜上に形成された薄膜ボ リシリコン抵抗となるポリシリコン層をCVDにより全 面的に形成し、

上記ポリシリコン層を選択的エッチングによりパターニ ングし、

パターニングされた上記ポリシリコン層を覆うナイトラ イド膜をCVDにより形成し、

上記ナイトライド膜越しに上記ポリシリコン層に不純物 をイオン打込みし、

その後、上記不純物の活性化のためのアニールをするこ とを特徴とする半導体装置の製造方法

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方 法、特に薄膜ポリシリコン抵抗を有する半導体装置の製 造方法に関する。

#### [0002]

【従来の技術】従来、LSI回路内の抵抗としては、プ ロセスの簡単化の面から例えばn型等の半導体基板中に それと逆導電型の不純物を拡散することにより形成した 拡散抵抗が多く用いられてきた。しかし、近年、半導体 基板の絶縁膜上にポリシリコン層を設け、これを抵抗と した薄膜ポリシリコン抵抗がLSI中の抵抗として用い 30 られる傾向が強くなりつつある。

【0003】その理由は、第1に薄膜ポリシリコン抵抗 の方が拡散抵抗に比して抵抗値の温度依存性が小さいこ と、第2にセルフパイアス効果やパックパイアス効果が ないことにある。図6 (A) 乃至 (H) は薄膜ポリシリ コン抵抗の製造方法の従来例を工程順に示す断面図であ る。先ず、同図 (A) に示すように半導体基板1上に絶 縁膜(下地絶縁膜)2を形成した後、同図(B)に示す ように絶縁膜2上にポリシリコン層(厚さ500~20 00オングストローム) 3をCVDにより形成し、次 40 に、同図 (C) に示すようにポリシリコン層 3 に不純 物、例えばポロンBをイオン打込みし、所望の抵抗値 (例えば面抵抗1~5kΩ/□) が得られるようにす る。

【0004】次に、同図(D)に示すように、レジスト 膜4でポリシリコン層3を電極となる部分を除きマスク した状態でイオン打込みすることによりポリシリコン層 3の電極となる部分の不純物濃度を高くする。その後、 レジスト膜4を除去し、しかる後、同図(E)に示すよ うに、ポリシリコン層パターニング用のマスクとするレ 50 ライド膜によって覆われた状態にでき、その状態でアニ

ジスト膜5を形成し、該レジスト膜5をマスクとしてポ リシリコン層3を選択的にエッチングすることによりパ ターニングする。その後、レジスト膜5を除去(例え ば、プラズマアッシグ及びH2 SO4 を用いた加水洗浄 することにより行う)し、次いで同図(F)に示すよう に、層間絶縁膜 (SiO<sub>2</sub>) 6をCVDにより形成し、 その後、同図(G)に示すように、N: 雰囲気での加熱 処理(温度1000℃)によりアニールする。その後、 同図(II)に示すように、層間絶縁膜6の選択的エッチ 10 ングによりコンタクトホール7、7を形成する。その後 は、図示しないが電極を形成する。

#### [0005]

【発明が解決しようとする課題】ところで、従来の半導 体装置の製造方法によれば、薄膜ボリシリコン抵抗の抵 抗値のパラツキが大きい(±20%)という問題があっ た。そこで、その原因を迫究したところ、図6(G)に 示すN2 アニールの際に微量でも酸素ガスO2 の巻き込 みがあると酸素ガスO2 が表面の絶縁膜6を介してポリ シリコン層3に達し、更にグレインに沿って侵入して酸 20 化し、シート抵抗値の変動をもたらすことが判明した。

【0006】本発明はこのような問題点を解決すべく為 されたものであり、アニール時にポリシリコン層が酸化 されて薄膜ポリシリコン抵抗の抵抗値が変動することを 防止することを目的とする。

#### [0007]

【課題を解決するための手段】請求項1の半導体装置の 製造方法は、薄膜ポリシリコン抵抗となるポリシリコン 層上をナイトライド膜でマスクした状態で該ポリシリコ ン層に該ナイトライド膜越しに不純物をイオン打込みを し、その後、該不純物の活性化のためのアニールをする ことを特徴とするものである。請求項2の半導体装置の 製造方法は、ポリシリコン層をCVDにより全面的に形 成し、骸ポリシリコン層を選択的エッチングによりバタ ーニングし、該ポリシリコン層を覆うナイトライド膜を CVDにより形成し、該ナイトライド膜越しに上記ポリ シリコン層に不純物をイオン打込みし、その後、該不純 物の活性化のためのアニールをすることを特徴とするも のである。

#### [8000]

【作用】請求項1の半導体装置の製造方法によれば、ア ニール時にポリシリコン層上に耐酸化性を有しシリコン 酸化膜に比較して膜質が緻密なナイトライド膜が形成さ れているので、ポリシリコン層への酸素Ozの侵入をナ イトライド膜によって防止することができる。従って、 ポリシリコン層の酸化を防止し、延いては酸化による抵 抗値の変動を防止することができる。 請求項2の半導体 装置の製造方法によれば、ポリシリコン層のパターニン グ後にナイトライド膜を形成するので、パターニングさ れたポリシリコン層の上面のみならず側面までがナイト ールするので、ポリシリコン層の上面及び側面に酸素が 侵入するのをナイトライド膜によって有効に防止するこ とができる。依って、より有効にポリシリコン層の酸化 を防止し、延いては酸化による抵抗値の変動をより小さ くすることができる。

#### [0009]

【実施例】以下、本発明半導体装置の製造方法を図示実 施例に従って詳細に説明する。図1(A)乃至(I)は 本発明半導体装置の製造方法の一つの実施例を工程順に 示す断面図である。

- (A) 図1 (A) に示すように、半導体基板1の表面に 薄膜ポリシリコン抵抗の下地となるSiO₂からなる絶 縁膜2を例えばCVDあるいは熱酸化により形成する。
- (B) 次に、同図 (B) に示すように薄膜ポリシリコン 抵抗となるポリシリコン層 (厚さ100~300 nm) 3をCVDにより形成する。CVD温度は例えば600 ~750℃である。
- 【0010】(C)次に、ポリシリコン層3上にレジス ト膜5を選択的に形成し、同図(C)に示すように、ポ ング (RIE) することによりパターニングする。この パターンは例えば図2に示すとおりである。
- (D) その後、レジスト膜5を除去し、しかる後、図2
- (D) に示すようにナイトライド膜8を形成する。この ナイトライド膜8の形成は、減圧CVD (処理温度例え ば550~900℃) により行う。反応ガスとして供給 するのは、例えばSiN4-NHs-Hzの如き混合ガ スである。

【0011】 (E) 次に、図2 (E) に示すように、ナ イトライド膜8越しに不純物、例えばボロンBをポリシ 30 リコン層3にイオン打込みする。イオン打込み量(ドー ズ量) は例えば~10<sup>14</sup>/cm<sup>2</sup> 程度であり、例えば1 ~5 Ω/□のシート抵抗を得る。

(F) 次に、図2 (F) に示すように、ナイトライド膜 8上においてポリシリコン層3の電極形成部以外の領域 を、選択的に形成したレジスト膜4でマスクし、その状 態でポロンBをイオン打込みする。これは電極のコンタ クト抵抗の低減を図るために行う。

【0012】(G)次に、レジスト膜4を除去し、その 後、図1 (G) に示すように、CVDによりSiO2 か 40 らなる層間絶縁膜6を形成する。

(H) その後、ポリシリコン層3中の不純物(本実施例 においてはボロン)を活性化するために、図1(H)に 示すようにN2 雰囲気でのアニールを行う。処理温度は 例えば1000℃ (850~1200℃が良い。)、処 理時間は例えば30分である。尚、バイポーラICを製 造する場合にはこのポリシリコン層3中の不純物の活性 化と、エミッタの不純物の活性化を同じアニール工程に より行うことができる。

【0013】 (I) その後、図1 (I) に示すように、

電極取り出し用のコンタクトホール7、7を層間絶縁膜 6、ナイトライド膜8に形成する。しかる後、図示しな いが例えばアルミニウムからなる電極を形成する。

【0014】このような半導体装置の製造方法によれ ば、ポリシリコン層3を形成し、更にこれをパターニン グした後、もともと耐酸化性を有しシリコン酸化膜に比 較して緻密な材質を有するナイトライド膜8で覆った 後、ポリシリコン層3への不純物ドーピングを行い、そ の活性化のアニールを行うので、アニール時にはポリシ 10 リコン層 3 の上面及び側面がナイトライド膜 8 により完 全に覆われた状態になっている。

【0015】従って、アニール時にN2 雰囲気中に酸素 ガスO2 が多少巻き込まれたとしても、ポリシリコン層 3の上面及び側面がナイトライド膜8により完全に覆わ れた状態になっているので、ポリシリコン層3への酸素 ガスO2の侵入を阻むことができる。依って、巻き込み によりポリシリコン層3が酸化されてその抵抗値が変わ ることを防止することができる。

【0016】また、本半導体装置の製造方法によれば、 リシリコン層3を該レジスト膜5をマスクとしてエッチ 20 不純物のイオン打込み後においてポリシリコン層3表面 が露出した状態でレジスト形成、レジスト除去を行わな い。即ち、レジスト形成、レジスト除去は不純物(導電 性不純物ではなく汚染物という意味での不純物)コンタ ミネーションの原因となり、それによっても抵抗値が微 妙に変動し得るが、しかし、イオン打込みの前の段階で ポリシリコン層3の上面、側面がナイトライド膜8によ りマスクされているので、そのようなコンタミネーショ ンを防止することができ、その点でも抵抗値の変動をよ り小さくすることができる。

> 【0017】また、活性化アニールの状態ではポリシリ コン層3は下地である絶縁膜2からだけでなく、ポリシ リコン層3上を覆うナイトライド膜8からもグレイン成 長が生じるので、ポリシリコンのグレインサイズは徒ら に大きくなる可能性が少なくなる。従って、グレインサ イズのパラツキによって生じる抵抗値のパラツキは小さ くて済む。また、緻密なナイトライド膜8がポリシリコ ン層3を完全に覆っているので、ポリシリコン層3のグ レイン成長を抑制する働きを持つ。その結果としてもグ レインサイズが徒らに大きくなることが制約される。こ れも抵抗値のパラツキを小さくする要素となる。

【0018】尚、図2は形成された薄膜ポリシリコン抵 抗の平面図である。同図において、9は図1では図示し なかったアルミニウム電極である。ところで、薄膜ポリ シリコン抵抗の抵抗値は薄膜ポリシリコン抵抗となるポ リシリコン層3の形状、大きさ、厚さが同じならば、ポ リシリコン層3に打込まれた不純物の濃度によって決ま るが、それは、イオン打込み量とイオン打込みエネルギ ーとによって決まる。即ち、イオン打込み量(ドーズ 量) が同じでもイオン打込みエネルギーが異なるとポリ

50 シリコン層 3 中に入る不純物の総量が異なり、延いては

**薄膜ポリシリコン抵抗の抵抗値が異なる。図3はイオン** 打込み量 (ドーズ量) が同じでもイオン打込みエネルギ ーが異なるとポリシリコン層3中に入る不純物の総量が 異なることを示す不純物濃度プロファイルである。

【0019】図4(A)乃至(C)は本発明半導体装置 の製造方法の第2の実施例の要部を工程順に示す断面図 である。本半導体装置の製造方法は、ポリシリコン層3 のCVD及びナイトライド膜8のCVDE終了後不純物 のイオン打込みをし、その後、ナイトライド膜8及びポ リシリコン層3をパターニングし、その後、アニールす 10 種々の態様で実施することができる。 るものである。具体的に説明すると次のとおりである。

【0020】(A)基板1上の下地絶縁膜2の上にポリ シリコン層3をCVDにより形成した後、ナイトライド 膜8をCVDにより形成し、そして、図4(A)に示す ようにナイトライド膜8越しにポリシリコン層3に不純 物をイオン打込みする。

- (B) 次に、図4 (B) に示すように、選択的に形成さ れたレジスト膜5をマスクとしてナイトライド膜8及び ポリシリコン層3をエッチングすることによりポリシリ コン層3のパターニングを行う。
- (C) その後、図4 (C) に示すように層間絶縁膜6を 形成した状態で活性化のためのアニールを行う。

【0021】本半導体装置の製造方法によっても図1に 示す半導体装置の製造方法の場合と同様の効果を奏す る。ただ、パターニングされたポリシリコン層3の側面 がナイトライド膜8によっては覆われていない状態でア ニールされるので、ポリシリコン層3側面が巻き込み酸 素O。によって酸化される虞れがあり、酸化防止効果は 図1に示す半導体装置の製造方法の場合程は完璧ではな いといえる。

【0022】図5(A)、(B) は本発明半導体装置の 製造方法の第3の実施例の要部を工程順に示す断面図で ある。本実施例はポリシリコン層3の不純物の活性化の ためのアニール後にポリシリコン層3のパターニングを 行うものである。具体的に説明すると次のとおりであ る。

【0023】 (A) 下地絶緑膜2上にCVDによりポリ シリコン層3を形成し、該ポリシリコン層3上にナイト ライド膜8をCVDにより形成し、その後、ポリシリコ ン暦3への不純物のイオン打込みをし、しかる後、図5 40 (A) に示すように不純物活性化のためのアニールを行 う。

(B) 次いで、図5 (B) に示すように、選択的に形成 したレジスト膜5をマスクとするナイトライド膜8及び ポリシリコン層3に対するRIEによりポリシリコン層 3のパターニングをする。本半導体装置の製造方法によ っても図1に示す半導体装置の製造方法の場合と同様の 効果を奏する。

【0024】尚、上記各実施例においてはポリシリコン **層3のRIEによるパターニングを行っていた。しかし 50** 

ながら、必ずしもそのようにすることは不可欠ではな く、ナイトライド膜8越しにポリシリコン層3への不純 物を選択的に導入する工程を増やすことにより、例えば n型領域中に選択的にp型領域を形成し、該p型領域に より薄膜ポリシリコン抵抗を形成するようにしても良 い。勿論、その逆に、ポリシリコン層3のp型領域中に 選択的にn型領域を形成し、該p型領域により薄膜ポリ シリコン抵抗を形成するようにしても良いことはいうま でもない。このように、本発明半導体装置の製造方法は

#### [0025]

【発明の効果】請求項1の半導体装置の製造方法は、下 地となる絶縁膜上に形成された薄膜ポリシリコン抵抗と なるポリシリコン層上をナイトライド膜でマスクした状 熊で該ポリシリコン層に該ナイトライド膜越しに不純物 をイオン打込みをし、その後、該不純物の活性化のため のアニールをすることを特徴とするものである。従っ て、請求項1の半導体装置の製造方法によれば、アニー ル時にポリシリコン層上に耐酸化性を有し膜質が緻密な 20 ナイトライド膜が形成されているので、ポリシリコン層 への酸素O2の侵入をナイトライド膜によって抑止する ことができる。従って、ポリシリコン層の酸化を防止 し、延いては酸化による抵抗値の変動を防止することが できる。

【0026】請求項2の半導体装置の製造方法は、下地 となる絶縁膜上に形成された薄膜ポリシリコン抵抗とな るポリシリコン層をCVDにより全面的に形成し、該ポ リシリコン層を選択的エッチングによりパターニング し、パターニングされた上記ポリシリコン層を覆うナイ トライド膜をCVDにより形成し、該ナイトライド膜越 しに上記ポリシリコン層に不純物をイオン打込みし、そ の後、該不純物の活性化のためのアニールをすることを 特徴とするものである。従って、請求項2の半導体装置 の製造方法によれば、ポリシリコン層のパターニング後 にナイトライド膜を形成するので、パターニングされた ポリシリコン層の上面のみならず側面がナイトライド膜 によって覆われた状態にでき、その状態でアニールする ので、ポリシリコン層の上面及び側面に酸素が侵入する のをナイトライド膜によって有効に防止することがで き、より有効にポリシリコン層の酸化を防止し、延いて は酸化による抵抗値の変動を防止することができる。

#### 【図面の簡単な説明】

【図1】 (A) 乃至 (I) は本発明半導体装置の製造方 法の第1の実施例を工程順に示す断面図である。

【図2】形成された薄膜ポリシリコン抵抗の平面図であ

【図3】不純物をイオン打込みした場合の不純物濃度分 布プロファイル図である。

【図4】(A)乃至(C)は本発明半導体装置の製造方 法の第2の実施例の要部を示す断面図である。

【図 5】 (A)、(B) は本発明半導体装置の製造方法 の第3の実施例の要部を示す断面図である。


【図6】(A)乃至(H)は従来例を工程順に示す断面 図である。


【符号の説明】


- 1 半導体基板
- 2 下地絶縁膜
- 3 ポリシリコン層
- 8 ナイトライド膜

【図1】

## 第1の実施例を工程順に示す断面図









2… 下地轮橡胶

3… ポリシリコン層 8… ナイトライド膜



[図2]


#### 薄膜ポリシリコン抵抗の平面図



a・・・ ポリシリコン層 7 ... コンタクトホール


【図5】

## 第3の実施例を工程順に示す断面図




2... 丁地轮极膜 る… ポリシリコン層 8… ナハライド膜

2…下地絡稀膜 3…ポリジリコン層 8…ナイトライド膜




【図3】


# 不純物濃度プロファイル図




【図4】

## 第2の実施例を工程順に示す断面図







【図6】

## 従来例を工程順に示す断面図

